WO/2005/109205 is referenced by 5 patents.

(EN) An information processor is provided with a memory (1), which is a DRAM having a burst mode for burst transferring data of serial column addresses, masters (13-15) for issuing an access request, and a command processing part (11) for converting an access address included in the access request issued from each master. At least one master accesses a rectangular area of M×N (M and N are integers), and the command processing part (11) converts the addresses so that a data in a (K+m)th column (K and m are integers, satisfying m≤M)on an Lth line (L is an integer) and a data in a (K)th column on an (L+n)th line (L and n are integers, satisfying n≤N) have serial column addresses.(JA)  本発明の情報処理装置は、連続するカラムアドレスのデータをバースト転送するバーストモードを有するDRAMであるメモリ1と、アクセス要求を発行するマスタ13~15、各マスタから発行されたアクセス要求に含まれるアクセスアドレスを変換するコマンド処理部11とを備え、少なくとも一つのマスタは、M×N(MおよびNは整数)の矩形領域をアクセスし、前記コマンド処理部11は、第L(Lは整数)ラインのK+m(Kおよびmは整数でm≦M)カラム目のデータと第L+n(Lおよびnは整数でn≦N)ラインのKカラム目のデータとが連続するカラムアドレスになるようにアドレスを変換する。

(Ja) 矩形領域に対するバーストメモリアクセス方法
(En) Burst memory access method to rectangular area
Application Number
Publication Number
Application Date
March 18, 2005
Publication Date
November 17, 2005
Ichiguchi Nobuyuki
Mochida Tetsuji
Tanaka Takaharu
NII Hiromori
Ichiguchi Nobuyuki
Mochida Tetsuji
Tanaka Takaharu
Matsushita Electric Industrial
H04N 07/32
H04N 05/907
G06T 07/20
G06F 13/28
G06F 12/02
View Original Source